摘要：

　　基于閉環(huán)磁通門(mén)技術(shù)的傳感器廣泛應(yīng)用在測(cè)量大電流中的小剩余電流以及噪聲共模電流。這類(lèi)傳感器的精度以及對(duì)大電流的隔離能力使之成為漏電流檢測(cè)的最優(yōu)方案，但通常缺點(diǎn)是成本昂貴且體積龐大。本文介紹了一種新型小尺寸且利用霍爾閉環(huán)技術(shù)對(duì)太陽(yáng)能系統(tǒng)中的漏電流進(jìn)行測(cè)量的傳感器：新一代的LDSR產(chǎn)品。

　　1.介紹

　　基于霍爾效應(yīng)的閉環(huán)傳感器用于電流測(cè)量時(shí)能在成本和性能之間作出良好的權(quán)衡。

　　如圖1所示，用于檢測(cè)漏電流的霍爾閉環(huán)傳感器在除了主導(dǎo)體(I1)之外還包含第二根主導(dǎo)體(I2)。兩根導(dǎo)體中的電流差分(I1-I2)在磁芯氣隙處產(chǎn)生的磁通量和由驅(qū)動(dòng)電流通過(guò)二次側(cè)補(bǔ)償繞組產(chǎn)生的磁通量相互抵消已達(dá)到動(dòng)態(tài)的磁通量平衡。

圖1 閉環(huán)霍爾電流測(cè)量

　　霍爾器件和相關(guān)電子電路用于生成二次側(cè)(補(bǔ)償)電流是對(duì)一次電流的精確還原。磁感應(yīng)霍爾器件和所需的大部分電子元件都集成在單個(gè)CMOS ASIC中實(shí)現(xiàn)。與磁通門(mén)結(jié)構(gòu)的傳感器相比，新型的漏電流霍爾閉環(huán)傳感器減小了封裝尺寸并簡(jiǎn)化生產(chǎn)制作工藝。此外，減少的電子和機(jī)械部件可提高長(zhǎng)期工作的可靠性。

　　盡管架構(gòu)簡(jiǎn)單，但設(shè)計(jì)本身仍具有挑戰(zhàn)性：

　　為了減小傳感器封裝，原邊導(dǎo)線(xiàn)要嵌入到傳感器中。導(dǎo)線(xiàn)會(huì)產(chǎn)生大量的熱，電流密度和原副邊的隔離都會(huì)受到限制。

　　磁路需要準(zhǔn)確以應(yīng)對(duì)檢測(cè)較小的剩余電流，同時(shí)抑制較強(qiáng)的共模電流。優(yōu)化原邊導(dǎo)體與霍爾元件之間的耦合是必不可少的。

　　該架構(gòu)對(duì)外部磁場(chǎng)非常敏感：整體的電磁設(shè)計(jì)必須防止外部電磁場(chǎng)的干擾。

　　2.一次導(dǎo)體設(shè)計(jì)

　　一次導(dǎo)體的設(shè)計(jì)要非常小心，選擇集成帶印刷電路板的解決方案是出于結(jié)構(gòu)緊湊性的要求，也是考慮到其平面化結(jié)構(gòu)帶來(lái)的優(yōu)勢(shì)。

　　2.1平面結(jié)構(gòu)的設(shè)計(jì)用于抑制共模電流

　　為了說(shuō)明共模抑制的必要性，讓我們考慮一下基本的二維模擬。

圖2 基于線(xiàn)纜的共模信號(hào)磁場(chǎng)模擬

　　如圖2所示，磁芯由一條帶有氣隙的高磁導(dǎo)率材料制成，兩根導(dǎo)線(xiàn)并排放置在磁芯包圍的內(nèi)部， 其中一根導(dǎo)線(xiàn)通入+30A的電流，另一根導(dǎo)線(xiàn)通入-30A的電流，如上圖所示，在磁芯氣隙處的磁場(chǎng)高達(dá)11mT，使剩余電流測(cè)量幾乎不可能。而磁芯本體如圖所示產(chǎn)生的磁場(chǎng)達(dá)到700mT。這對(duì)于某些磁性材料來(lái)說(shuō)可能是一種接近飽和的情況，因此直接采用并排導(dǎo)線(xiàn)這種原邊配置的方式將導(dǎo)致傳感器線(xiàn)性度降低且質(zhì)量非常差。

　　如果原邊設(shè)計(jì)采用PCB結(jié)構(gòu)的4層板設(shè)計(jì)，如圖3所示。其中2層PCB銅箔各流入+15A的電流，另外2層PCB銅箔各流入-15A的電流。基于這樣的設(shè)計(jì)改進(jìn)，使用極少量的磁性材料來(lái)測(cè)量是可行的。

圖3 基于原邊電流采用PCB結(jié)構(gòu)的共模信號(hào)磁場(chǎng)模擬

　　原邊電流采用PCB結(jié)構(gòu)的設(shè)計(jì)去抑制共模的概念最終形成了如下圖所示的PCB結(jié)構(gòu)設(shè)計(jì)方案。

圖4 原邊導(dǎo)體采用PCB結(jié)構(gòu)設(shè)計(jì)的方案

　　共模抑制的另一個(gè)關(guān)鍵點(diǎn)是兩個(gè)往返電流(I1和I2)在PCB上的走線(xiàn)方式：兩條走線(xiàn)方式的不對(duì)稱(chēng)性(PCB布線(xiàn)的載流密度)都會(huì)導(dǎo)致抑制效果的退化。

 圖5電流密度仿真

圖6 電流密度仿真結(jié)果

　　2.2熱考慮

　　光伏逆變器設(shè)計(jì)者面臨的挑戰(zhàn)之一是需要遵守UL標(biāo)準(zhǔn)，尤其是UL62109標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)規(guī)定PCB不應(yīng)超過(guò)105°C。通常PCB是由FR4材質(zhì)的基板和銅箔制成的(對(duì)于逆變器PCB而言)。由于PCB面積很小，PCB銅箔本身散熱能力有限，寬橫截面的導(dǎo)體焊接靠觸點(diǎn)焊接在PCB上是優(yōu)秀的“熱管”，但由于這種情況涉及到不確定性，使得按照通常的計(jì)算熱阻的方法變得不可行，應(yīng)通過(guò)模擬和試驗(yàn)來(lái)調(diào)查合規(guī)性。

圖7 原邊通入35A電流下的熱仿真

　　盡管存在復(fù)雜的熱環(huán)境，但仍可采用基本可靠的熱管理方法。讓我們考慮圖7中所描述的配置。

　　參數(shù)：

　　環(huán)境空氣：85°C

　　強(qiáng)制對(duì)流：無(wú)

　　印刷電路板厚度：1.6毫米

　　PCB銅箔厚度：105μm(4層)

　　銅箔走線(xiàn)寬度：16 mm

　　銅箔走線(xiàn)長(zhǎng)度100 mm

　　電流35 A

　　最熱點(diǎn)溫度仿真后得出98°C

圖8 原邊PCB在主PCB上的走線(xiàn)

　　通過(guò)調(diào)節(jié)上述配置參數(shù)，可以將PCB板上的溫度最高點(diǎn)控制在一個(gè)合理的范圍。

　　另一種方法是在溫度最高點(diǎn)的可能位置附近添加一層單獨(dú)的銅箔平面?？墒股崮芰μ岣?5%至20%，如圖9所示。

圖9 單層板設(shè)計(jì)布局走線(xiàn)

　　3 磁芯設(shè)計(jì)

　　選用高磁導(dǎo)率、低矯頑的材料，可以讓傳感器的靈敏度更高、磁偏更小。如前所示，磁芯設(shè)計(jì)需要非常少量的材料。

　　主要任務(wù)是氣隙的形狀設(shè)計(jì)，關(guān)于形狀的選擇，最重要的衡量標(biāo)準(zhǔn)是拒絕外部磁場(chǎng)干擾的能力。

 圖10 磁芯氣隙形狀對(duì)外部磁場(chǎng)干擾的抑制仿真

　　(藍(lán)色表示磁場(chǎng)場(chǎng)強(qiáng)較小，紅色表示磁場(chǎng)場(chǎng)強(qiáng)較大)

　　4 磁屏蔽設(shè)計(jì)

　　產(chǎn)品內(nèi)有考慮磁場(chǎng)屏蔽設(shè)計(jì)

圖11 磁場(chǎng)屏蔽設(shè)計(jì)

　　4.1抗擾機(jī)械設(shè)計(jì)

　　此外，為了優(yōu)化磁屏蔽，還進(jìn)行了大量的仿真研究。下圖描述了在最糟糕的外部磁場(chǎng)環(huán)境下如何找到一些磁場(chǎng)“安靜區(qū)”。這些區(qū)域的分布是最終機(jī)械設(shè)計(jì)的目標(biāo)。

圖12 U型屏蔽層仿真

　　5.用于簡(jiǎn)化裝配的最新印刷電路板

　　將集成霍爾元件的ASIC巧妙的設(shè)計(jì)在磁芯氣隙中，如下圖13所示。

圖13 專(zhuān)用的PCB堆疊結(jié)構(gòu)有助于減小磁路氣隙

　　此外，在高精度銅版印刷的PCB上，嵌入二次側(cè)補(bǔ)償線(xiàn)圈以取代物理繞組線(xiàn)圈(如圖14所示)

圖14 等效二次繞組的PCB設(shè)計(jì)

 圖15 最終的機(jī)械裝配(無(wú)外殼)

　　最后，圖16描述了LDSR傳感器的機(jī)械輪廓。圖17總結(jié)了關(guān)鍵性能。

圖16 LDSR 機(jī)械尺寸

圖17 關(guān)鍵參數(shù)

　　6. 結(jié)論

　　霍爾傳感技術(shù)的改進(jìn)，以低成本和強(qiáng)大的仿真工具實(shí)現(xiàn)高效數(shù)字處理的能力，為小電流傳感器的設(shè)計(jì)開(kāi)辟了一條新的途徑，為磁通門(mén)解決方案提供了可靠的替代方案。(萊姆中國(guó)/轉(zhuǎn)譯：周志健/校對(duì)：李?，?